์ปดํจํฐ์ ๊ตฌ์กฐ
์ปดํจํฐ๋ ๋จ์ํ ๋งํ์๋ฉด ํ๋์จ์ด์ ์ํํธ์จ์ด๊ฐ ํฉ์ณ์ง ํํ์ด๋ค. ํ๋์จ์ด๋ ์ ์ ํ๋ก ๋ฐ ๊ธฐ๊ณ์ฅ์น๋ก ์ ์ถ๋ ฅ ์ฅ์น, ์ค์์ฒ๋ฆฌ์ฅ์น(CPU), ๊ธฐ์ต์ฅ์น ๋ฑ์ผ๋ก ๊ตฌ์ฑ๋์ด ์๋ค. ์ํํธ์จ์ด๋ ๊ทธ ํ๋์จ์ด ์์์ ์ ์ดํ๋ฉฐ ์์ ์ ์ํํ๋ ํ๋ก๊ทธ๋จ์ด๋ค.
์ปดํจํฐ์ ๊ธฐ๋ณธ ๊ตฌ์ฑ ์์
์ปดํจํฐ๋ ์ ๋ ฅ์ฅ์น(Input), ์ถ๋ ฅ์ฅ์น(Output)๊ฐ ๊ฐ์ถฐ์ ธ ์๊ณ ๋ด๋ถ์๋ ์ฐ์ฐ์ ์ํ ์ค์์ฒ๋ฆฌ์ฅ์น(CPU), ์ ์ฅ์ ํ๊ธฐ ์ํ ์ฃผ ๊ธฐ์ต์ฅ์น์ ๋ณด์กฐ ๊ธฐ์ต์ฅ์น๋ฅผ ๊ฐ์ง๋ค.
- ์
๋ ฅ์ฅ์น
์ปดํจํฐ๊ฐ ์ฒ๋ฆฌํ ์ ์๋ ํํ๋ก ๋ฐ์ดํฐ์ ๋ช ๋ น์ ๋ฐ์๋ค์ด๋ ๋ฌผ๋ฆฌ์ ์ธ ์ฅ์น. โ ex. ํค๋ณด๋, ๋ง์ฐ์ค, ์บ , ๋ง์ดํฌ, ์ค์บ๋, ํ๋ธ๋ , ์กฐ์ด์คํฑ ๋ฑ
- ์ถ๋ ฅ์ฅ์น
์ฒ๋ฆฌ๋ ๋ฐ์ดํฐ๋ฅผ ์ฌ๋์ด ์ดํดํ ์ ์๋ ํํ๋ก ์ถ๋ ฅํ๋ ๋ฌผ๋ฆฌ์ ์ธ ์ฅ์น. โ ex. ๋ชจ๋ํฐ, ์คํผ์ปค, ํ๋ฆฐํฐ ๋ฑ
- ์ค์์ฒ๋ฆฌ์ฅ์น(CPU)
CPU์ ๋ด๋ถ ๊ตฌ์ฑ์ ํฌ๊ฒ ์ฐ์ /๋ ผ๋ฆฌ ์ฐ์ฐ ์ฅ์น(ALU)์ ์ ์ด ์ฅ์น, ๋ ์ง์คํฐ๋ก ๊ตฌ์ฑ๋๋ค. ALU๋ ๋ง ๊ทธ๋๋ก ์ฐ์ฐ์ ์ํํ๊ณ ์ ์ด์ฅ์น๋ ํ๋ก๊ทธ๋จ์ ๋ฐ๋ผ ๋ช ๋ น๊ณผ ์ ์ด ์ ํธ๋ฅผ ์์ฑํด ๊ฐ์ข ์ฅ์น์ ๋์์ ์ ์ดํ๋ค. ๋ ์ง์คํฐ๋ ๋ด๋ถ ๋ฉ๋ชจ๋ฆฌ๋ก CPU์์ ์ฌ์ฉํ๋ ๋ฐ์ดํฐ๋ฅผ ์ผ์์ ์ผ๋ก ์ ์ฅํ๋ค.
- ์ ์ฅ์ฅ์น
ํฌ๊ฒ ์ฃผ ๊ธฐ์ต ์ฅ์น(Memory)์ ๋ณด์กฐ ๊ธฐ์ต ์ฅ์น(HDD, SSD, CD ๋ฑ)๋ก ๋๋๋ค. ์ฃผ ๊ธฐ์ต ์ฅ์น๋ CPU์ ํ์ํ ์ ๋ณด๋ฅผ ์ ์ฅํด๋์๋ค๊ฐ ํ์ํ ๋ ์ฝ์ด๋ค์ด๋ ์ ์ฅ์์ด๋ค. ์ด๋ CPU์ ๋ ์ง์คํฐ๊ฐ ์ฉ๋์ด ๋งค์ฐ ์ ๊ธฐ ๋๋ฌธ์ ์ด๋ฅผ ๋ณด์กฐํ๋ ์ญํ ์ ํ๋ฉฐ, ๋น ๋ฅธ ์ฝ๊ธฐ ์ฒ๋ฆฌ๊ฐ ๊ฐ๋ฅํ๋๋ก ๋์ด ์๋ค. ๋ณด์กฐ ๊ธฐ์ต ์ฅ์น๋ ์ฃผ ๊ธฐ์ต ์ฅ์น๋ณด๋ค ์ฝ๋ ์๋๋ ๋๋ฆฌ์ง๋ง ๋์ฉ๋์ ์ ์ฅ์ด ๊ฐ๋ฅํด ํ์ฌ ์ฌ์ฉํ์ง ์๋ ํ๋ก๊ทธ๋จ์ ๋ณด์กฐ ๊ธฐ์ต ์ฅ์น์ ์ ์ฅ์ด ๋๋ค.
CPU
์ค์์ฒ๋ฆฌ์ฅ์น(CPU)๋ ๊ฐ์ข ์ฐ์ฐ์ ์ํํ๊ณ ๊ธฐ์ต์ฅ์น์ ๊ธฐ์ต๋์ด ์๋ ๋ช ๋ น์ด๋ค์ ์ํํ๋ ์ปดํจํฐ ์์คํ ์ ํต์ฌ ๋ถํ์ด๋ค.
CPU์ ๊ตฌ์กฐ
CPU๋ ํฌ๊ฒ ์ฐ์ /๋ ผ๋ฆฌ ์ฐ์ฐ ์ฅ์น(ALU)์ ์ ์ด ์ฅ์น, ๋ ์ง์คํฐ๋ก ๊ตฌ์ฑ๋๋ค.
- ์ฐ์ /๋
ผ๋ฆฌ ์ฐ์ฐ ์ฅ์น(Arithmetic Logic Unit, ALU)
์ฐ์ ์ ์ธ ์ฐ์ฐ๊ณผ ๋ ผ๋ฆฌ์ ์ธ ์ฐ์ฐ์ ๋ด๋นํ๋ ์ฅ์น๋ก ๊ฐ์ฐ๊ธฐ, ๋ณด์๊ธฐ, ๋์ฐ๊ธฐ, ๊ธฐ์ต ๋ ์ง์คํฐ, ๋ฐ์ดํฐ ๋ ์ง์คํฐ ๋ฑ์ผ๋ก ๊ตฌ์ฑ๋๋ค. ์บ์๋ ๋ฉ๋ชจ๋ฆฌ์์ ์ฝ์ด์จ ๋ฐ์ดํฐ๋ ๋ ์ง์คํฐ์ ์ ์ฅ๋๋ฉฐ, ALU๋ ๋ ์ง์คํฐ์ ์ ์ฅ๋ ๋ฐ์ดํฐ๋ฅผ ์ด์ฉํด ๋ง์ , ๊ณฑ์ ๋ฑ๊ณผ ๊ฐ์ ์ฐ์ ์ฐ์ฐ์ ์ํํ๋ค. ๋ถ๋์์ซ์ฐ์ฐ์ฅ์น(FPU)์ ์ ์์ฐ์ฐ์ฅ์น, ๋ ผ๋ฆฌ์ฐ์ฐ(AND, OR ๋ฑ)์ฅ์น ๋ฑ์ด ์๋ค.
- ๋ ์ง์คํฐ(Register)
CPU ๋ด๋ถ์ ์๋ ๊ธฐ์ต์ฅ์น๋ก, ์ฃผ๋ก ์ฐ์ /์ฐ์ฐ ๋ ผ๋ฆฌ์ฅ์น์ ์ํด ์ฌ์ฉ๋๋ ๋ฒ์ฉ ๋ ์ง์คํฐ(General-Purpose Register)์ PC ๋ฑ ํน์ ๋ชฉ์ ์ ์ฌ์ฉ๋๋ ์ ์ฉ ๋ ์ง์คํฐ(Dedicated-Purpose Register)๋ก ๊ตฌ๋ถํ ์ ์๋ค. ๋ ์ง์คํฐ์ ์ข ๋ฅ๋ ์๋์ ๊ฐ๋ค.
- IR (Instruction Register) : ํ์ฌ ์ํ ์ค์ ์๋ ๋ช ๋ น์ด ๋ถํธ๋ฅผ ์ ์ฅํ๊ณ ์๋ ๋ ์ง์คํฐ
- PC (Program Counter) : ๋ช ๋ น์ด ์ ์ฅ๋ ๋ฉ๋ชจ๋ฆฌ์ ์ฃผ์๋ฅผ ๊ฐ๋ฆฌํค๋ ๋ ์ง์คํฐ
- AC (Accumulator) : ์ฐ์ ๋ฐ ๋ ผ๋ฆฌ ์ฐ์ฐ์ ๊ฒฐ๊ณผ๋ฅผ ์์๋ก ๊ธฐ์ตํ๋ ๋ ์ง์คํฐ
- ์ ์ด์ฅ์น(Control Unit, CU)
์ ์ด์ฅ์น๋ CPU๊ฐ ์์ ๋ฐ ์ฃผ๋ณ๊ธฐ๊ธฐ๋ฅผ ์ปจํธ๋กคํ๋ ์ฅ์น๋ก, ํ๋ก๊ทธ๋จ์ ์ํ ์์๋ฅผ ์ ์ดํ๋ ํ๋ก๊ทธ๋จ ๊ณ์๊ธฐ(program counter), ํ์ฌ ์ํ์ค์ธ ๋ช ๋ น์ด์ ๋ด์ฉ์ ์์ ๊ธฐ์ตํ๋ ๋ช ๋ น ๋ ์ง์คํฐ(instruction register), ๋ช ๋ น ๋ ์ง์คํฐ์ ์๋ก๋ ๋ช ๋ น์ ํด๋ ํ์ฌ ์ํ๋ ์ฅ์น์ ์ ์ด์ ํธ๋ฅผ ๋ณด๋ด๋ ๋ช ๋ น ํด๋ ๊ธฐ(instruction decoder)๋ก ์ด๋ฃจ์ด์ ธ ์๋ค. ์ ์ด ์ฅ์น์ ๊ตฌํ ๋ฐฉ์์ ์๋์ ๊ฐ๋ค.
Hardwired (๊ณ ์ ๋ฐฐ์ ์ ์ด) Micro Program ์ ์ด์ ํธ๊ฐ Hardwired Circuit ์ ์ํด์ ์์ฑ ๋๋๋ก ํ๋์จ์ด ๊ตฌ์ฑํ๋ฉฐ ์ํ๊ณ์๊ธฐ์ PLA(Programmable Logic Array ) ํ๋ก๋ก ๊ตฌ์ฑ ๋ฐ์ ๊ฐ๋ฅํ ์ ์ด ์ ํธ๋ค์ ์กฐํฉ์ ๋ฏธ๋ฆฌ ๊ตฌ์ฑํ์ฌ ROM ์ ์ ์ฅํ๋ค๊ฐ ํ์ ์ ์ ํธ๋ฅผ ๋ฐ์์ํค๋ Software ๋ฐฉ์ ๊ณ ์ ์ฒ๋ฆฌ, ๊ณ ๊ฐ ํ๋์จ์ด ๋ฐฉ์์ ๋นํด ์๋๋ ๋ฎ๊ณ ๊ฐ๊ฒฉ๋ ์ ๋ ด RISC ์์คํ ์ ์ ์ฉ CISC ์ ์ ์ฉ
CPU์ ๊ธฐ๋ฅ
CPU์ ๊ธฐ๋ฅ์ ๋ช ๋ น์ด์ ๋ฐ์ดํฐ์ ๊ด๋ จ์ด ์๋ค. ๋ช ๋ น์ด ์ธ์ถ ๋ฐ ํด๋ ์ ๋ชจ๋ ๋ช ๋ น์ด๋ค์ ๋ํด ๊ณตํต์ ์ผ๋ก ์ํํ๋ฉฐ ๊ธฐ์ต์ฅ์น๋ก๋ถํฐ ๋ช ๋ น์ด๋ฅผ ์ฝ์ด์จ๋ค. ๊ทธ๋ฆฌ๊ณ ๋ฐ์ดํฐ ์ธ์ถ ๋ฐ ์ฒ๋ฆฌ, ์ฐ๊ธฐ์ ๊ฐ์ ๊ฒ๋ค์ ๋ช ๋ น์ด์ ๋ฐ๋ผ ํ์ํ ๋๋ง ์ํํ๋ค. ์ด ๋ช ๋ น์ด ๋ฐ ๋ช ๋ น์ด ์ํ ๊ณผ์ ๊ณผ ์ฒ๋ฆฌ ๋ฐฉ์์ CPU์์ ์ค์ํ ๋ถ๋ถ์ ์ฐจ์งํ๋ค.
- ๋ช
๋ น์ด
๋ช ๋ น์ด๋ ์์คํ ์ด ํน์ ๋์์ ์ํ์ํค๋ ์์ ๋จ์์ด๋ค. ์ฝ๋๋ก ๋์ด ์์ผ๋ฉฐ, ๋์์ฝ๋(Op-code : Operational Code)์ ์คํผ๋๋(Operand)๋ก ๊ตฌ์ฑ๋์ด ์๋ค.
- ๋์ ์ฝ๋(Op-code): ๊ฐ ๋ช ๋ น์ด์ ์คํ ๋์์ ๊ตฌ๋ถํ์ฌ ํํํ๋ค.
- ์คํผ๋๋(Operand): ๋ช ๋ น์ด์ ์คํ์ ํ์ํ ์๋ฃ๋ ์ค์ ์๋ฃ์ ์ ์ฅ ์์น๋ฅผ ์๋ฏธํ๋ค.
- ๋ช
๋ น์ด ์ํ ๊ณผ์
CPU๊ฐ ํ๋์ ๋ช ๋ น(Operation)์ ์ฒ๋ฆฌํ๋ ๊ณผ์ ์ ๋ค์๊ณผ ๊ฐ๋ค.
- ์ฝ๊ธฐ(Fetch Instruction, FI): ๋ฉ๋ชจ๋ฆฌ์์ ๋ช ๋ น์ ๊ฐ์ ธ์ต๋๋ค.
- ํด์(Decode Instruction, DI): ๋ช ๋ น์ ํด์ํฉ๋๋ค.
- ์คํ(Execute Instruction, EI): ๋ช ๋ น์ ์ํํฉ๋๋ค.
- ๊ธฐ๋ก(Write Back, WB): ์ํํ ๊ฒฐ๊ณผ๋ฅผ ๊ธฐ๋กํฉ๋๋ค.
- ๋ช
๋ น์ด ์ฒ๋ฆฌ ๋ฐฉ์
๋ช ๋ ์ด ์ฒ๋ฆฌ ๋ฐฉ์์๋ RISC์ CISC๊ฐ ์๋ค. RISC(Reduced Instruction Set Computer)๋ ์ปดํจํฐ ๋ด๋ถ์ ์ผ๋ก ์ฌ์ฉํ๋ ๋ช ๋ น์ด ์ธํธ๋ฅผ ๋จ์ํ์์ผ ์ฒ๋ฆฌํ๋ ํํ์ ๊ตฌ์กฐ๋ก ๋จ์ํ ๋ช ๋ น์ ์กฐํฉํด ํ๋์ ๊ธฐ๋ฅ์ ์ํํ๋ค. CISC(Complex Instruction Set Computer)๋ ํ๋์ ๊ธฐ๋ฅ์ ํด๋นํ๋ ํ๋์ ๋ช ๋ น์ด ์๋ ๊ฐ๋ ์ด๋ค.
CISC RISC ์ฌ๋ฌ ์ฌ์ดํด๋ก ๋ช ๋ น์ด๋ฅผ ์ฒ๋ฆฌ ํ๋์ ์ฌ์ดํด๋ก ๋ช ๋ น์ด๋ฅผ ์ฒ๋ฆฌ ๋ง์ ๋ช ๋ น์ด๊ฐ ๋ฉ๋ชจ๋ฆฌ๋ฅผ ์ฐธ์กฐํ๋ ์ฒ๋ฆฌ ๋ฐฉ์ ๋ฉ๋ชจ๋ฆฌ Load / Store ๋ช ๋ น๋ง ์ฒ๋ฆฌํ๋ ๋ฐฉ์ ํ์ดํ๋ผ์ด๋์ ์ฌ์ฉ์ด ์ด๋ ค์ ํ์ดํ๋ผ์ด๋, ์ํผ์ค์นผ๋ผ์ ์ฌ์ฉ์ด ๊ฐ๋ฅ ๋ณต์กํ ๋ง์ดํฌ๋ก ํ๋ก๊ทธ๋จ ๊ตฌ์กฐ ๋ณต์กํ ์ปดํ์ผ๋ฌ ๊ตฌ์กฐ
Memory
์ปดํจํฐ์์ ๋งํ๋ ๋ฉ๋ชจ๋ฆฌ๋ ๊ธฐ์ต์์, ์ฆ ๋ฐ๋์ฒด๋ฅผ ์๋ฏธํ๋ค. ๋ฐ๋์ฒด๋ ํน์ฑ ์ ์ ๋ฅ๋ฅผ ํ๋ฅด๊ฒ๋ ํ๊ณ ํ๋ฅด์ง ์๊ฒ๋ ํ๋ ํน์ง์ด ์์ด ์ด๋ฅผ ์ด์ฉํด ์์์ ์ธ ๋ด์ฉ๋ค์ ๊ธฐ์ตํ๊ฒ ํ๋ค.
๋ฉ๋ชจ๋ฆฌ ๋ถ๋ฅ๋ณ ํน์ฑ
๋ณด์กฐ ๊ธฐ์ต์ฅ์น์ ๋ฉ๋ชจ๋ฆฌ์ ์ฐจ์ด๋ ํ๋ฐ์ฑ์ด๋ค. ๋ฉ๋ชจ๋ฆฌ๋ ์์คํ ์ด ํ์ฑํ ๋ ์ํ์์ ๊ทธ ๊ฐ์ ๊ธฐ์ตํ๊ณ ์์ง๋ง ์์คํ ์ด ๊บผ์ง๋ฉด ์ง์์ง๊ฒ ๋์ง๋ง, ๋ณด์กฐ ๊ธฐ์ต ์ฅ์น๋ ์์คํ ์ด ๊บผ์ ธ๋ ๊ธฐ์ตํ๊ณ ์๋ ๊ฐ์ด ํ๋ฐ๋์ง ์๋๋ค. ๋ํ ์ ์ฅ/์ฝ๊ธฐ ์๋ ๋ฉด์์ ๋ฉ๋ชจ๋ฆฌ์ ๋ณด์กฐ ๊ธฐ์ต์ฅ์น๋ ํ์ ํ ์ฐจ์ด๋ฅผ ๋ณด์ธ๋ค. CPU์ ๊ฐ์ฅ ๊ฐ๊น์ด ์๋ ๋ ์ง์คํฐ ๋ฉ๋ชจ๋ฆฌ, ์บ์ ๋ฉ๋ชจ๋ฆฌ, ์ฃผ ๊ธฐ์ต ์ฅ์น, ๋ณด์กฐ ๊ธฐ์ต ์ฅ์น๋ ๊ฐ๊ฐ ๊ทธ ํน์ฑ์ ์ฐจ์ด๊ฐ ์๋ค.
๋ฉ๋ชจ๋ฆฌ ์ฑ๋ฅ
๋ฉ๋ชจ๋ฆฌ์ ์๋๋ ๋ฉ๋ชจ๋ฆฌ๊ฐ CPU์ ๋ฐ์ดํฐ๋ฅผ ์ฃผ๊ณ ๋ฐ๋ ์๊ฐ์ ์๋ฏธํ๋ค. ์ด๋ฅผ ์ก์ธ์ค๋ผ ๋ถ๋ฅด๋ฉฐ ๋จ์๋ ns(nano-second, 10์ต๋ถ์ 1์ด)๋ก ๋ฉ๋ชจ๋ฆฌ ์๋์ ๊ธฐ์ค์ด ๋๋ค. ๋ฉ๋ชจ๋ฆฌ์ ์ฑ๋ฅ์ ์๋๊ฐ ๋น ๋ฅผ ์๋ก ์ฑ๋ฅ์ด ์ข๋ค๊ณ ๋งํ ์ ์๋ค.
- ๋ฆฌํ๋ ์ ์๊ฐ
๋ฉ๋ชจ๋ฆฌ๋ ์ผ์ ์๊ฐ๋ง๋ค ์ฌ์ถฉ์ ํด์ฃผ์ง ์์ผ๋ฉด ์ ๋ณด๊ฐ ์ฌ๋ผ์ง๊ฒ ๋๋ค. ์ด ์ผ์ ๊ธฐ๊ฐ์ ๋ฆฌํ๋ ์ ์๊ฐ์ด๋ผ ํ๋ฉฐ, ์ด๋ ๋ฉ๋ชจ๋ฆฌ์์ ํ ๋ฒ ์ฝ๊ณ ๋์ ๋ค์ ์ฝ์ ์ ์๋ ์ฌ์ด ์๊ฐ์ ๋งํ๋ค.
- ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค ์๊ฐ
๋ฐ์ดํฐ๋ฅผ ์ฝ์ด์ค๋ ๋ช ๋ น์ ๋ฐ๊ณ ๋ฐ์ดํฐ๋ฅผ ์ฝ๊ธฐ ์์ํ๊ธฐ๊น์ง์ ์๊ฐ์ ์๋ฏธํ๋ค. CPU์์ ๋ช ๋ น์ด๋ฅผ ์ฒ๋ฆฌํ ๋ ๋ช ๋ น์ด๊ฐ ๊ฐ๋ ์ฃผ์๋ฅผ ๋ณด๋ด๋๋ฐ, ์ด ๋ CPU์ ๊ทธ ์ฃผ์์ ํด๋นํ๋ ๊ฐ์ ๊ฐ์ ธ์ค๋๋ฐ ๊ฑธ๋ฆฌ๋ ์๊ฐ์ด ์ก์ธ์ค ์๊ฐ์ด๋ค.
- ์ฌ์ดํด ์๊ฐ(๋ฆฌํ๋ ์ ์๊ฐ + ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค ์๊ฐ)
์ฌ์ดํด ์๊ฐ์ ๋ฉ๋ชจ๋ฆฌ ์์ ์ด ์๋ฃ์ ๋์์ ๋๊ธฐ ์ ํธ๋ฅผ ๋ด๋์ ํ ๋ค์ ์ ํธ๋ฅผ ๋ฐ์ ์ค๋น๊ฐ ๋์๋ค๋ ์ ํธ๋ฅผ ์ฃผ๊ธฐ๊น์ง์ ์๊ฐ์ ์๋ฏธํ๋ค. ์ฆ, ๋ฆฌํ๋ ์ ์๊ฐ๊ณผ ๋ฉ๋ชจ๋ฆฌ ์ก์ธ์ค ์๊ฐ์ ๋ํ ๊ฒ์ด๋ค.
๋ฉ๋ชจ๋ฆฌ ์ข ๋ฅ
- ์ฃผ ๊ธฐ์ต ์ฅ์น
- RAM(Random Access Memory)
์ปดํจํฐ์ ์ ์์ด ๋์ด์ง๋ฉด ๋ด์ฉ์ด ํ๋ฐ๋์ด ๋ณด์กฐ ์ ์ฅ ์ฅ์น๊ฐ ๋ฐ๋์ ํ์ํ๋ค. RAM์ ํฌ๊ธฐ๋ ํ๋ก๊ทธ๋จ์ ์ํ ์๋์ ์ํฅ์ ์ฃผ๋ฉฐ, CPU์์ ์ง์ ์ ๊ทผ์ด ๊ฐ๋ฅํ ์ ์ผํ ์ ์ฅ ์ฅ์น์ด๋ค. RAM์ ์ข ๋ฅ์๋ ๋ฆฌํ๋ ์๊ฐ ํ์์๊ณ ์ ๋ ฅ ์๋ชจ๊ฐ ์ ์ผ๋ ๋น์ผ SRAM, ๋ฆฌํ๋ ์๊ฐ ํ์ํ๊ณ SRAM๋ณด๋ค ์ ๊ฐ์ด๋ฉฐ ๋ง์ด ์ฌ์ฉ๋๋ DRAM์ด ์๋ค.
- ROM(Read Only Memory)
๋๋ถ๋ถ ์ฝ์ ์๋ง ์๋ ์ฅ์น๋ก ๊ตฌ์ฑ๋์ด ์์ผ๋ฉฐ ์ ์์ด ๋๊ฒจ๋ ๋ด์ฉ์ด ๋ณด์กด๋๋ค.
- RAM(Random Access Memory)
- ๋ณด์กฐ ๊ธฐ์ต ์ฅ์น
- ์๊ธฐ ๋์คํฌ
์ํ ํ๋ฉด์ ์ฒ ์ ์ ๋ฐฉํฅ(N/S๊ทน)์ผ๋ก 0๊ณผ 1์ ํํํ๋ฉฐ, ๋์คํฌ ๋๋ผ์ด๋ธ๋ ์๊ธฐ ๋์คํฌ๋ก๋ถํฐ ๋ฐ์ดํฐ๋ฅผ ์ฝ๋ ์ฃผ๋ณ ์ฅ์น๋ฅผ ์๋ฏธํ๋ค. ํ๋กํผ ๋์คํฌ(FDD)์ ํ๋ ๋์คํฌ(HDD)๊ฐ ์กด์ฌํ๋ค.
- ๊ด ๋์คํฌ(optical disc, OD)
๋น์ ๋ฐ์ฌ๋ฅผ ์ด์ฉํด ์๋ฃ๋ฅผ ์ฝ์ด๋ด๋ ์ ์ฅ ๋งค์ฒด์ด๋ค. 1์ธ๋์ธ CD๋ก ์์ํด 2์ธ๋์ธ DVD๋ฅผ ๊ฑฐ์ณ 3์ธ๋์ธ BD(๋ธ๋ฃจ๋ ์ด ๋์คํฌ)๊น์ง ์กด์ฌํ๋ค. ์ฐจ์ธ๋๋ก๋ ํ ๋ผ ๋์คํฌ๋ HVD๊ฐ ์กด์ฌํ๋ค.
- ํ๋์ ๋ฉ๋ชจ๋ฆฌ
์ ์์ ์ผ๋ก ๋ฐ์ดํฐ๋ฅผ ์ง์ฐ๊ณ ์ธ ์ ์๋ ๋นํ๋ฐ์ฑ ๋ฉ๋ชจ๋ฆฌ๋ก ์ถฉ๊ฒฉ์ ๊ฐํ์ฌ ํด๋์ฉ ๊ธฐ๊ธฐ์ ๋๋ฆฌ ์ฐ์ธ๋ค. USB์ SSD๊ฐ ์์ผ๋ฉฐ ํนํ SSD๋ HDD์ ๋ฌ๋ฆฌ ๋์คํฌ, ํค๋์ ๊ฐ์ ๊ธฐ๊ณ์ ์ฅ์น๊ฐ ๋น ์ง๊ณ ์ ์ ๋ ฅ, ์ ์์, ์ ์ค๋์ด๋ผ๋ ํน์ง์ด ์๋ค.
์บ์ ๋ฉ๋ชจ๋ฆฌ(Cache Memory)
์บ์ ๋ฉ๋ชจ๋ฆฌ๋ CPU ๋ด ๋๋ ์ธ์ ์กด์ฌํ๋ ๋ฉ๋ชจ๋ฆฌ๋ก, ๋ฉ์ธ ๋ฉ๋ชจ๋ฆฌ์ CPU๊ฐ์ ๋ฐ์ดํฐ ์๋ ํฅ์์ ์ํ ์ค๊ฐ ๋ฒํผ ์ญํ ์ ํ๋ค. ์ฌ๊ธฐ์ Cache๋ ๋ณด๊ด์ด๋ ์ ์ฅ์ ์๋ฏธ๋ฅผ ๊ฐ์ง๋ค. ์บ์ ๋ฉ๋ชจ๋ฆฌ๋ ์ด๋ฐ ์ญํ ์ ํ๋ ๋ฌผ๋ฆฌ์ ์ฅ์น๋ฅผ ๋งํ๋ฉฐ, CPU์ ๋ฉ์ธ ๋ฉ๋ชจ๋ฆฌ ์ฌ์ด์ ์กด์ฌํ๋ค๊ณ ๋งํ ์ ์์ง๋ง ์ญํ ์ด๋ ์ฑ๋ฅ์ ๋ฐ๋ผ ์ค์ ์์น๋ CPU ๋ด์ ์กด์ฌํ ์๋ ์๊ณ ๋ฐ์ ์กด์ฌํ ์๋ ์๋ค.
ํนํ ๋น ๋ฅธ CPU์ ์ฒ๋ฆฌ ์๋์ ์๋์ ์ผ๋ก ๋๋ฆฐ ๋ฉ์ธ ๋ฉ๋ชจ๋ฆฌ์์์ ์๋ ์ฐจ์ด๋ฅผ ๊ทน๋ณตํ๋ ์์ถฉ ์ญํ ์ ํ๋ค.
- ์บ์ ๋ฉ๋ชจ๋ฆฌ์ ์ฑ๋ฅ ๊ฒฐ์ ์์
์บ์ ๋ฉ๋ชจ๋ฆฌ๋ ๋ฉ์ธ ๋ฉ๋ชจ๋ฆฌ์ ์ผ์ ๋ธ๋ก ์ฌ์ด์ฆ์ ๋ฐ์ดํฐ๋ฅผ ๋ด์ ๋์๋ค๊ฐ CPU์ ์๋ ์ฌ์ด์ฆ ๋งํผ์ ๋ฐ์ดํฐ๋ฅผ ์ ์กํ๋ค. ์ด๋ ์ด ์ฌ์ด์ฆ๋ค์ด ์บ์์ ์ฑ๋ฅ์ ์ํฅ์ ๋ฏธ์น๋๋ฐ, ๋ธ๋ก ์ฌ์ด์ฆ๋ ์๋ ์ฌ์ด์ฆ๊ฐ ์๋์ ์ผ๋ก ํฌ๋ค๋ฉด ๊ทธ๋งํผ Cache์ Hit Ratio์จ์ด ๋์์ง๊ธฐ ๋๋ฌธ์ด๋ค.
CPU์ ํ์ํ ๋ฐ์ดํฐ๊ฐ Cache Memory ๋ด์ ๋ค์ด์ ์์ผ๋ฉด Cache Hit์ด๋ผ ํ๊ณ ์ ๊ทผํ๊ณ ์ ํ๋ ๋ฐ์ดํฐ๊ฐ ์์ ๊ฒฝ์ฐ Cache Miss๋ผ ํ๋ค. ์ด๋ ๊ฒ ์ํ๋ ๋ฐ์ดํฐ๊ฐ ์์ ์๋, ์์ ์๋ ์๋๋ฐ ์ด ๋ ์ํ๋ ๋ฐ์ดํฐ๊ฐ Cache์ ์์ ํ๋ฅ ์ Hit Ratio๋ผ ํ๋ค.
์์ ๋ด์ฉ Cache ํฌ๊ธฐ Cache Memory์ Size์ ํฌ๊ธฐ๊ฐ ํฌ๋ฉด Hit Ratio์จ๊ณผ ๋ฐ๋น๋ก ๊ด๊ณ ์ธ์ถ ๋ฐฉ์ (Fetch Algorithm) ์๊ตฌ ์ธ์ถ(Demand Fetch): ํ์ ์ ์๊ตฌํ์ฌ ์ธ์ถํ๋ ๋ฐฉ์ ์ ์ธ์ถ(Pre-Fetch): ์์๋๋ ๋ฐ์ดํฐ๋ฅผ ๋ฏธ๋ฆฌ ์ธ์ถํ๋ ๋ฐฉ์ ์ฐ๊ธฐ ์ ์ฑ (Write Policy) Write-Through: ์ฃผ๊ธฐ์ต ์ฅ์น์ ์บ์์ ๋์์ ์ฐ๋ ๋ฐฉ์. Cache์ ๋ฉ๋ชจ๋ฆฌ์ ๋ด์ฉ์ด ํญ์ ์ผ์นํ๋ฉฐ ๊ตฌ์ฑ ๋ฐฉ๋ฒ์ด ๋จ์ํ๋ค. Write-Back: ๋ฐ์ดํฐ ๋ณ๊ฒฝ๋ง ์บ์์ ๊ธฐ๋กํ๋ ๋ฐฉ์. ๊ตฌ์ฑ๋ฐฉ๋ฒ์ด ๋ณต์กํ๋ค. ๊ต์ฒด(Replace) ์๊ณ ๋ฆฌ์ฆ Cache Miss ๋ฐ์์ ๊ธฐ์กด ๋ฉ๋ชจ๋ฆฌ์ ๊ต์ฒดํ๋ ๋ฐฉ์. FIFO, LRU, LFU, Random, Optimal Beladyโs MIN(ํฅํ ๊ฐ์ฅ ์ฐธ์กฐ ๋์ง ์์ ๋ธ๋ก์ ๊ต์ฒด) ๋ฑ์ด ์๋ค. ์ฌ์(Mapping) ๊ธฐ๋ฒ ์ฃผ๊ธฐ์ต์ฅ์น์ ๋ธ๋ก์ ์ ์ฌํ ์บ์ ๋ด์ ์์น๋ฅผ ์ง์ ํ๋ ๋ฐฉ๋ฒ ์ง์ ๋งคํ(direct mapping), ์ด์์์์ดํฐ๋ธ ๋งคํ(associative mapping), ์ ์ด์์์์ดํฐ๋ธ ๋งคํ(set associative mapping) ๋ฑ์ด ์๋ค.
- ์๊ธฐ ๋์คํฌ
Uploaded by N2T